世界最高性能の半導体系トンネル磁気抵抗素子を開発

　国立研究開発法人 産業技術総合研究所【理事長 中鉢 良治】（以下「産総研」という）スピントロニクス研究センター【研究センター長 湯浅 新治】　半導体スピントロニクスチーム付 齋藤　秀和　企画主幹は、独自に開発した単結晶酸化ガリウム（Ga₂O₃）の成膜プロセスを用いて、半導体Ga₂O₃をトンネル障壁層とした単結晶だけからなるトンネル磁気抵抗（TMR）素子を開発した。

　今回開発したTMR素子の磁気抵抗変化率（MR比）は室温で92 ％と極めて大きい。このTMR素子は、メモリー機能をもつ縦型のスピン電界効果型トランジスタ（縦型スピンFET）の基本構造となるもので、待機電力ゼロのノーマリー・オフ・コンピューターへの貢献が期待される。この技術の詳細は、2016年9月20日(現地時間)に米国の学術誌Physical Review Appliedのオンライン版に掲載される。

　なお、この研究開発は、内閣府 革新的研究開発推進プログラム（ImPACT）「無充電で長期間使用できる究極のエコIT機器の実現（平成26～30年度）」による支援を受けて行った。

今回開発したTMR素子断面の電子顕微鏡写真 下部の鉄(Fe)電極層から、半導体Ga2O3障壁層、上部のFe層まで、各層の原子が積層方向に直線的に並んでおり、全単結晶TMR素子であることがわかる。

　コンピューターなどのIT機器の抜本的な省電力化には、待機電力の削減が必要不可欠である。しかし、現在のコンピューターの主要メモリーや論理回路に利用されるトランジスタは、電源を切ると情報が失われてしまう「揮発性」素子であるため待機電力の大幅な削減は難しい。そのため、待機電力を大幅に低減できる、電源を切っても情報が失われない「不揮発性」のFETが求められている。

　スピンFETは、電子スピンを利用することにより不揮発性のメモリー機能を得ることができるため、世界的に研究が行われている。しかし、メモリー機能の性能指数であるMR比は、実用的には、数十～100 ％以上が必要とされているが、これまでのスピンFET研究においては、現行のFETと同じ横型素子が用いられており、MR比は室温では0.1 ％程度であった。

　産総研は、これまで新規TMR素子の開発とそれを利用した磁気メモリーの開発に取り組んできており、世界トップクラスのトンネル素子作製技術をもっている。また、スピンFETの構築に必要な強磁性金属／半導体間接合に関しても長年取り組んでおり、同様に世界トップレベルの技術をもっている。

　最近、MR比を大幅に向上させるために、全単結晶TMR素子をベースとした縦型スピンFETが提案されている。強磁性半導体を電極とし、非磁性半導体を障壁層とした全単結晶TMR素子には、極低温では100 ％以上の高いMR比を示すものもある。しかし、この素子には室温でMR比がほぼゼロになってしまうという大きな問題がある。産総研では、これまで培ってきたTMR素子作製技術や異種材料間膜成長技術により、強磁性金属電極と半導体障壁層を組み合わせて、高いMR比を示す全単結晶TMR素子を作製できると考え、その開発に取り組んだ。

　今回、半導体トンネル障壁層材料として酸化物半導体であるGa₂O₃を用いた。この半導体は、結晶構造が複雑であるため、鉄（Fe）などの一般的な強磁性電極と組み合わせた単結晶TMR素子の作製は困難と考えられていた。そのため、これまでTMR素子のトンネル障壁層としてはほとんど注目されていなかった。産総研は独自の成膜プロセスを開発して、Fe強磁性電極とGa₂O₃トンネル障壁層から成る全単結晶TMR素子を作製した。図1に開発した成膜プロセスを示す。成膜には蒸着の一種である分子線エピタキシー法を用いた。まず、下部電極である単結晶Fe上に非常に薄い（厚さ0.4～0.7ナノメートル）単結晶酸化マグネシウム（MgO）層を成長させる。この上にアモルファスGa₂O₃膜（厚さ1.5～3.0ナノメートル）を室温付近で製膜し、その後、適量の酸素を膜に吹き付けながら500 ℃程度までの熱処理を行うと、極めて高品位の単結晶Ga₂O₃膜が得られる。この単結晶Ga₂O₃膜上には、単結晶Fe上部電極を直接成長させることができる。なお、得られた単結晶Ga₂O₃膜を詳細に分析したところ、スピネル型という単純な結晶系の構造であった。

図1 今回開発した単結晶Ga2O3膜作製方法

　図2に今回開発したTMR素子の室温でのMR比を示す。比較のため、従来の半導体障壁層をもつ全単結晶TMR素子（電極は強磁性金属）での最高値と、今回、Ga₂O₃を単結晶化した効果を調べるため作製したアモルファスGa₂O₃障壁層（上部電極のFeは多結晶）のTMR素子の値も示す。Ga₂O₃層を単結晶化することによりMR比が大幅に増大し、半導体トンネル障壁層の素子としてはこれまでで最も高い値（92 ％）を示した。MR比の増大は、単結晶MgOを用いたTMR素子と同様に、トンネル障壁層と上部強磁性電極の単結晶化により電子が波の性質を保ったまま伝搬できるようになったためと考えられる。

図2 半導体障壁層のTMR素子の室温でのMR比の比較

　今後は、MR比の一層の向上を図ると共に、Ga₂O₃膜に電界をかけて出力電流を制御するためのゲート構造の設計と動作実証を行い、5年後を目途に実用的な性能の縦型スピンFETを開発する。これにより、超省電力のノーマリー・オフ・コンピューターの実現に繋げる。

◆単結晶

結晶全体にわたって原子が規則正しく並んでいる結晶。全単結晶とは素子を構成する層がすべて単結晶から成ること。これに対して、ところどころで結晶の並びが異なっているものは多結晶と呼ばれる。単結晶は材料の高機能化やデバイス応用に重要である。[参照元へ戻る]

◆トンネル障壁層、トンネル磁気抵抗（TMR）素子

厚さ数ナノメートル程度の非常に薄い絶縁体あるいは半導体（トンネル障壁層）を2層の強磁性体の電極で挟んだ素子。2つの強磁性層の磁化の相対的な向きが平行である時と反平行である時で、素子の電気抵抗が変化する。[参照元へ戻る]

◆磁気抵抗変化率（MR比）

磁気抵抗素子の電気抵抗値が変化する割合を百分率で表したものであり、磁気抵抗素子の代表的な性能指数。この数値が大きいほど、例えば大きな読み出し信号を得ることができる。[参照元へ戻る]

◆縦型

ここでは、電流が半導体層を基板面に対して垂直方向を流れる構造を指す。これに対して、一般的な電界効果型トランジスタ（FET）では、電流は基板面に対して水平方向に流れる。従来のスピンFET研究は専ら横型配置にて行われてきた。
通常のTMR素子のトンネル障壁層は絶縁体が用いられているが、縦型スピンFETに用いるTMR素子は、半導体をトンネル障壁層とする必要がある。しかし、強磁性金属膜上に高品位の単結晶半導体膜を形成することは困難であった。これまでに、数例の単結晶半導体障壁層をもつTMR素子が報告されているが、MR比は室温で1～2 ％程度に留まっていた。[参照元へ戻る]

◆スピン電界効果型トランジスタ

電子スピンを利用してメモリー機能を持たせた電界効果型トランジスタ（FET）。スピントロニクス分野で開発が求められている素子の一つ。一般のFETとは異なり、電源を切っても情報を失わないため、コンピューターの超省電力化に大きく貢献できると考えられている。[参照元へ戻る]

◆ノーマリー・オフ・コンピューター

現行のコンピューターが待機中でも電力を消費するのに対し、待機電力が不要の超省電力コンピューター。実現には、コンピューター中で使用されるメモリー素子を、電気を切っても情報を失わない素子にすべて置き換える必要がある。[参照元へ戻る]

◆強磁性半導体

半導体的な電気的性質をもち、強磁性を示す物質。数 %のマンガンを含む砒素化ガリウム（(Ga,Mn)As）が代表的物質。ただし、強磁性を示すのは室温以下である物質がほとんどである。[参照元へ戻る]

◆分子線エピタキシー法

超高真空中で、作製したい物質を構成する元素をビーム状にし、基板上に堆積させて目的の物質を成長させる技術。一般に、高品位の結晶膜が得られる。[参照元へ戻る]

◆アモルファス

無秩序に並んだ原子より作られている物質や、その状態。比較的簡単にトンネル障壁層を形成できる。[参照元へ戻る]