国立大学法人 広島大学HiSIM研究センター（図１）が、独立行政法人 産業技術総合研究所（以下、産総研という）をはじめとする産・官の協力を得て開発した、トランジスタコンパクトモデル「HiSIM-SOTB(Hiroshima university STARC IGFET Model Silicon-on-Thin BOX)」が、2014年6月20日に米国・ワシントン市で開催されたSilicon Integration Initiative (Si2)、Compact Modeling Coalition (CMC)会議において、約2年にわたる国際標準化活動を経て国際標準モデルに選定され、2014年12月18日に、産業界の利用に耐える標準モデルとして公開されることが決定しました。この決定を受けて、広島大学は、2015年1月9日からHiSIM-SOTBをHiSIM研究センター・ホームページ（http://www.hisim.hiroshima-u.ac.jp/）にて一般公開します。これにより、極低電圧分野の集積回路回路設計・製品開発に迅速に対応できる体制が整います。
SOTB-MOSFETは、集積回路の動作電圧を低減して超低消費電力化を実現できるトランジスタ構造として実用化が期待されています。SOTB-MOSFETは、2004年から株式会社 日立製作所とルネサス エレクトロニクス株式会社で開発され、2010年からは、経済産業省、独立行政法人 新エネルギー・産業技術総合開発機構 (NEDO)の「低炭素社会を実現する超低電圧デバイスプロジェクト」のテーマとして超低電圧デバイス技術研究組合(以下、LEAPという)が委託を受け、実用的なCMOＳデバイス開発やこれを用いた回路集積技術の開発を実施しています（図２）。同プロジェクトにおいて産総研は、SOTB-MOSFETを利用した集積回路開発においてLEAPと共同研究（共同実施）を行っています。広島大学は、産総研と協力し、SOTBモデルの開発に取り組むこととしました。
広島大学HiSIM研究センターのマタウシュ・ハンス ユルゲンセンター長と産総研 ナノエレクトロニクス研究部門（安田哲二 研究部門長）エレクトロインフォマティックスグループの小池帆平 研究グループ長を中心とした研究グループは、広島大学によるトランジスタモデル開発と、産総研によるトランジスタ特性の再現検証のループを迅速に回すことで、SOTB-MOSFETの特性を正確に再現するコンパクトモデルHiSIM-SOTBの開発に成功し、トランジスタの動作に必要な電圧を1 Vから0.4 Vへ大幅に引き下げた場合の回路動作を正確に再現することを可能としました。
集積回路の低消費電力化には、MOSFETの微細化で漏れ電流が急激に増える短チャネル効果とチャネル内のドーピング原子数の減少による特性ばらつき増大の抑制が大きな課題です。その対策として、シリコンチャネル層を極薄化（10 nm）すると同時にドーピングしない極薄SOIトランジスタが提唱されていましたが、所望の特性を得るために閾値電圧を調整することが困難という問題がありました。それを解決したのがSOTB-MOSFETです。シリコンチャネル層の極薄化に加え、下部絶縁体(BOX)層を薄くすることで、特性ばらつきを小さく保ったまま基板ドーピング濃度や基板バイアスの調整で、トランジスタ特性を理想的に調整できます。その結果、0.4 Vという低電源電圧動作で電力消費が従来の10分の1程度の集積回路を実現できます。新たに開発されたSOTB-MOSFETを用いた集積回路を設計するには、電源電圧を0.4 Vへ大幅に引き下げた場合の回路動作を正確に再現するトランジスタコンパクトモデルが不可欠です。
SOTB-MOSFETは構造の自由度が非常に高く、デバイス構造によって特性が敏感に変化する（図３）究極のデバイスで、これを正確に記述するには、物理原理に従わないとモデルとして予測性がなくなります。広島大学は、2012年に国際標準に選定されたHiSIM-SOIをあらゆるデバイス構造に適応できるよう大幅に改良し、HiSIM-SOTBを開発しました。HiSIM-SOTBでは、極薄膜SOI (シリコンチャネル層)上部と下部、基板上部の3カ所の表面ポテンシャルをポアソン方程式を解いて正確に求めます。そのためには３次のニュートン方程式の数値解を安定に求めるという難問の解決が必要でしたが、適切なアルゴリズムを開発した結果、基板濃度の変更や基板バイアスの印加によるキャリア分布の変化を正確に再現することができました。一方、コンパクトモデルとしての利便性を損なわないよう、差し支えない部分は効率的な近似式を多用し、計算時間を短縮するさまざまな工夫をしています。
極薄膜SOIトランジスタの開発は世界的に進められ、その実用化を前に2010年にCMCで極薄膜SOIトランジスタの標準トランジスタモデル選定が開始されました。CMCでは、大学が研究開発したモデルを企業が実際の集積回路設計に使えるかという視点から評価します。評価は、LEAPがCMCに提供したSOTB-CMOSデバイス特性データをトランジスタモデルで再現できるかと、実用的な回路で安定したシミュレーションが行えるかが課題になります。2012年末に、最終候補に残った広島大学のHiSIM-SOTBとカリフォルニア大学バークレー校のBSIM-IMGの評価が始まりました。モデル評価の主担当は、HiSIM-SOTBは産総研が、BSIM-IMGはSTMicroelectronicsが行いました。
薄いBOX層が関連する現象は複雑で、両モデルともその再現に苦戦しました。評価期間を1年間延長してモデルの改良と評価を進めた結果、最終的に両モデルともCMCの要求仕様を満足したという評価結果が承認され、HiSIM-SOTBとBSIM-IMGの２つが極薄膜SOIトランジスタの標準トランジスタモデルに選ばれました。なお、2010年当初のモデル要求仕様作製時は、薄いBOX層に対応する特性を仕様に含めるよう求めたのは産総研だけだったため、BOX界面のチャネル形成などはオプション仕様にとどまりましたが、極薄膜SOIトランジスタの開発進展に伴い、薄いBOX層の必要性が広く認知され、STMicroelectronicsもSOTBと同等の構造の自社デバイスの特性再現を要求するようになり、事実上の要求仕様となりました。
LEAPが実施するNEDOプロジェクトの中で、産総研や国内大学がSOTB-MOSFETを用いたさまざまな回路を設計し、それをLEAPで試作して、SOTB-CMOSの低消費電力の実証が進められています。産総研は、CMCによる標準化活動と並行して、LEAPのSOTB-MOSFET特性を再現するHiSIM-SOTBモデルを国内大学に提供しました。産総研や国内大学はLEAPで試作する大規模論理回路やアナログデジタル混載回路のシミュレーションにHiSIM-SOTBを活用し、デバイスのメリットを明らかにしたり、極低電圧動作の実証に取り組んだりしました。これを通して、実際の回路設計用コンパクトモデルとしてのHiSIM-SOTBの安定性と実用性の高さは、CMCのみならず国内連携機関でも高く評価されました。これまで、標準化がCMC内での閉じた活動だったのに対して、今回、一般の設計者が必要とするモデルを標準化するという新しい動きをつくったことも評価に値すると考えられます。
研究チームが限られた時間内で問題を解決し、HiSIM-SOTBを標準化に足る完成度にまで開発できた理由は、これまでの標準化活動を通して、産・官・学それぞれの強みを生かす協力体制を迅速に構築できたためといえます。
デバイスが完成したときに、すでにそれらの回路特性評価も終わり、大規模回路設計ができる環境が整ったという理想的なシナリオを実現することができました。
これは今後設計力がさらに重要になってくる、あらゆるタイプのトランジスタに対しても実現可能で、産・官・学それぞれの強みを生かす協力体制を築くことによって、省エネ半導体分野において国内企業が世界に先行する鍵を握ることが期待できます。
 |
|
図１：HiSIM研究センターで開発されているコンパクトモデルの一覧。 |
 |
|
図２：SOTB-MOSFETの構造図と一般的なMOSFETとの比較。 |
 |
|
図３：SOTB-MOSFETの構造と基板濃度(NSUBB)を変えた時の特性比較。 |
|
左図は、基板濃度2X1017cm3でモデルのパラメータ調整を行い、2次元数値結果を再現した結果。右図は左図のモデルのパラメータのうち基板濃度のみを4X1016cm3に下げた場合の計算結果。他のパラメータの調整なしで、閾値電圧の負側へのシフトや、基板バイアスVbgの変化に対して閾値電圧の変化が小さくなる現象（基板係数の低化）を正確に再現している。
|