ＪＳＴ 課題達成型基礎研究の一環として、東京工業大学の波多野 睦子 教授と産業技術総合研究所の山崎 聡 主幹研究員らのグループは、ダイヤモンド半導体注１）を用いた接合型電界効果トランジスター注２）を作製し、動作させることに世界で初めて成功しました。
グリーンイノベーションの一環として、スマートグリッドの開発が進められていますが、そのキーテクノロジーとして１．０ｋＶを超える高い電圧に耐え、低損失でオン・オフできる小型の半導体パワーデバイス注3）の開発が求められています。ダイヤモンド半導体は、半導体の中で最も高い絶縁耐圧と最も高い熱伝導率という優れた特性を持つため、候補材料として大いに期待されています。しかし、これまで、ｐ型とｎ型が横方向に隣り合う横型ｐｎ接合注4）を形成することの難しさ、特に特定の位置を選択して低抵抗のｎ型ダイヤモンド半導体を作ることの困難さから、パワーデバイスである接合型電界効果トランジスターは実現していませんでした。
研究グループは、高濃度のリン不純物を添加したｎ型ダイヤモンド半導体を選択的に形成する結晶成長技術を開発し、これによりｎ型、ｐ型、ｎ型を横方向に接合した接合型電界効果トランジスターの作製に成功しました。また、このトランジスターはオフ時の漏れ電流が小さく、７桁以上の高いオン・オフ比で動作することも確認しました。
このようにダイヤモンド半導体を用いた接合型電界効果トランジスターの動作が実証されたことで、省エネルギー・低損失パワートランジスターの開発に道が開かれました。
本研究成果は、２０１２年８月２４日に応用物理学会発行の英文科学誌「Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ」のオンライン速報版で公開されます。
本成果は、以下の事業・研究領域・研究課題によって得られました。
戦略的創造研究推進事業 チーム型研究（ＣＲＥＳＴ）
研究領域：「二酸化炭素排出抑制に資する革新的技術の創出」
（研究総括：安井 至 独立行政法人 製品評価技術基盤機構 理事長）
研究課題名：「超低損失パワーデバイス実現のための基盤構築」
研究代表者：山崎 聡（独立行政法人 産業技術総合研究所
エネルギー技術研究部門 主幹研究員）
研究期間：平成２２年１０月～平成２８年３月
ＪＳＴはこの領域で、２０５０年までに世界の温室効果ガスの排出を半減させるという目標に向け、主に二酸化炭素の排出削減について、既存の抑制技術の２倍程度の効率を有する革新的技術の開発を目標としています。上記研究課題では、省エネルギーに大きく貢献する超低損失ダイヤモンド半導体パワーデバイスの基盤技術を確立します。
パワーデバイスは、送電、自動車、鉄道、太陽光発電、風力発電、家電などへの応用のニーズが高い電子素子であり、スマートグリッド化のキーデバイスです。高効率の電力変換が可能で超低損失なパワーデバイスの開発により、省エネルギーを推進し、二酸化炭素ガスの排出を大幅に削減することができるようになります。
現在、主流であるシリコン（Ｓｉ）を用いたパワーデバイスは、高い電圧に耐えられない上、温度上昇にも弱く、電力変換の損失も多いなど性能の限界が近づいています。このような課題を解決するために、新しい材料として炭化ケイ素（ＳｉＣ）注５）や窒化ガリウム（ＧａＮ）注６）によるデバイスが研究・開発され、一部実用化されつつあります。ダイヤモンドはこれらの材料よりも、さらに高い絶縁破壊電界（Ｓｉの１００倍）や熱の逃しやすさ（熱伝導率がＳｉの１４倍）など究極の物性値を持つために、高電圧をかけても壊れず、また大電流を流したときに発生するジュール熱を効率的に逃がすことができます。そのため、特に、大きな電圧や電流が必要な電気自動車や直流送電などでは、ダイヤモンド半導体を用いたパワーデバイスの実現が期待されています。
しかし今まで、トランジスターとしての基本要素である横型のｐｎ接合の形成やその電界制御が困難であり、デバイス化に課題がありました。
接合型電界効果トランジスターを動作させるためには、界面に結晶欠陥を含まないきれいな結晶構造を持つ横型のｐｎ接合を形成することが必要です。通常のシリコン半導体の不純物原子の選択ドーピングに使われているイオン注入法注７）では、基板表面の特定の領域にｎ層を作ることにより、横型のｐｎ接合を形成することができます。しかし、ダイヤモンド半導体では、注入した不純物によって発生した結晶欠陥を熱処理で回復させることが困難でした。これは炭素系材料の最安定相がダイヤモンドではなくグラファイトであり、熱処理してもダイヤモンドに戻らないためです。今回、鍵となる技術はマイクロ波プラズマ化学気相合成法注８）を用いた選択成長により、横型のｐｎ接合を形成させたところです。
ｎ層の成長条件を工夫することにより、ある方向だけの成長速度を他の面方向の１００倍以上に高めることに成功し、棒状に加工したｐ層の両サイドだけに選択的に、高濃度に不純物を含むｎ層（以下ｎ＋層）を形成しました（図１）。
作製したトランジスターの動作を調べると、ｐ層とｎ＋層の境界に形成される空乏層（自由電子と正孔がほとんど存在しない領域）の幅をゲート電極にかける電圧により制御し、電流を増減できることを確認しました（図２）。加えて、ゲート電圧をさらに大きくすることによってｐ層の幅全体に空乏層を広げ、電流を完全に遮断し、トランジスターをオフ状態とすることに成功しました（図３）。オフ状態の漏れ電流は安定して数フェムトアンペア（１,０００兆分の１アンペア）程度に保たれており、高いオン・オフ比と鋭い立ち上がりを持つトランジスターとして動作することを確認しました。
本研究は、東京工業大学の波多野 睦子 教授、岩崎 孝之 助教と産業技術総合研究所の山崎 聡 主幹研究員、加藤 宙光 主任研究員らのグループによってＪＳＴの戦略的創造研究推進事業 チーム型研究（ＣＲＥＳＴ）の一環として行われました。なお成果の一部は、ＪＳＴ 先端的低炭素化技術開発（ＡＬＣＡ）における研究課題「大口径ダイヤモンド基板によるグリーンインバータ基礎技術」（研究代表者：川原田 洋 早稲田大学 基幹理工学部 教授）からの協力を受けています。
本成果によって、ダイヤモンド半導体を用いた接合型電界効果トランジスターの動作が実証されたことで、省エネルギー・低損失パワートランジスターの開発に道が開かれました。今後、応用に必要な大電流化と高耐圧化を図るために、電流が通過する断面積を拡大すると同時に、オフ状態でソース－ドレイン間にかかる高電圧に耐えられるデバイス構造が必要です。そのために、ダイヤモンドの結晶作製技術のさらなる高度化によって、ソースとドレインをそれぞれ基板表面と基板裏面に配置した縦型デバイスの実現を目指します。さらには、高い熱伝導率を持つダイヤモンドは高温など過酷な環境下においても動作が期待できるため、その実証実験に取り組み、大口径ダイヤモンド基板を用いたデバイス作製にも発展させる予定です。
"Diamond Junction Field-Effect Transistors with Selectively Grown n+-Side Gates"
（選択成長ｎ＋型サイドゲートを用いたダイヤモンド接合型電界効果トランジスター）