産総研TOP >  調達情報 >  一般競争(政府調達以外) >  落札者等の公表 >  役務の提供等 >  シャッフル用相関乱数生成器のFPGA実装作業の落札者等の公表

シャッフル用相関乱数生成器のFPGA実装作業の落札者等の公表 - 産総研:調達情報

大分類 一般競争(政府調達以外)
中分類 落札者等の公表
小分類 役務の提供等
対象拠点 臨海副都心センター、つくばセンター・東京本部
件名 シャッフル用相関乱数生成器のFPGA実装作業の落札者等の公表

掲載開始日 2025/08/07
掲載終了日 2027/03/31
内容 2025年7月4日付けで入札公告した上記の件について、下記の者が落札しましたので公表いたします。

契約担当職:調達一室長 松波 秀樹(茨城県つくば市東1-1-1)
契約日:2025年8月1日
契約相手方:株式会社エッチ・ディー・ラボ(神奈川県横浜市港北区新横浜3丁目18番地14)
      (法人番号:4020001011032)
競争入札の区分:一般競争入札
予定価格:非公表
契約金額:10,672,200円(税込額)
落札率:非公表

問合せ先:調達部 調達一室 河野
     (TEL:050-3522-4752)