

SiCパワーデバイスの製造コスト低減に道

SiCホモエピタキシャルCVDプロセスの高速化

現在パワーエレクトロニクスデバイスの半導体材料にはシリコン(Si)が主に用いられている。これを炭化珪素(4H-SiC)に置き換えると、理論的には通電時の抵抗損失を1/100以下にすることができ、大幅な省エネにつながる。しかしながら、4H-SiCは合成と加工に高度な技術を要し、全ての製造工程でSiよりも高価格である。現状の4H-SiCパワーデバイスの製造価格は、汎用市場に受け入れられるにはまだ100倍程高いと試算されている。この一因として、エピタキシャル膜(エピ膜)成長工程の価格が高いことが挙げられている。パワーデバイスでは、厚いエピ膜が必要なのにエピ膜の成長速度が数 $\mu\text{m}/\text{h}$ と低く、スループットの悪いことが価格低減の支障となっているのである。これを改善するためには、多数枚を同時に成膜できる装置を開発するか、成長速度を上げる技術を開発する必要がある。

当研究センターでは、化学気相成長法(CVD)によるエピ膜の高速成長を目標とし、成長速度と成膜条件の関係を詳細に調べ、この度、高速膜成長のための指標を見出した。成膜条件としては成膜時の原料ガス(SiH_4 と C_3H_8)の濃度比(C/Si比)が最重要であ

ることがわかった。図1は縦軸にC/Si比、横軸に成長速度をとり、エピ膜が得られた点は●、得られなかった点は×でプロットしたものである。エピ膜の得られる領域(鏡面域)は、成膜速度を上げるにしたがって狭くなっている。さらに、エピ膜が得られなかった領域(荒面域)はその特徴から4種類に分けられ、エピ成長を阻害する要因が4種類あること、及び鏡面域から荒面域への変化は急激であり、成膜中に一瞬でも荒面域にC/Si比が触れるとエピ膜は得られないことがわかった。装置の機械的特性から、通常、原料ガス導入時には、所定のC/Si比に落ち着くまでに時間がかかる。成長速度の速い領域では鏡面域が狭いので、原料ガス導入時にC/Si比が荒面域に触れる可能性が高い。そのため、高速成長を得るためには、成長速度を徐々に上げ鏡面域からC/Si比が逸れないようにする必要がある。以上の指針を基に、従来の成長速度に比べて100倍も速い速度を達成することができた。

これらの成果を実用装置へと展開することによって、スループットの大幅向上、すなわち大幅な価格の低減に貢献できるものと期待される。




図 C/Si比と成長速度の関係



いしだゆうき
石田夕起
y-ishida@aist.go.jp
パワーエレクトロニクス研究センター

関連情報

- Y. Ishida, T. Takahashi, K. Kojima, H. Okumura, K. Arai, S. Yoshida: 10th Int. Conf. Silicon Carbide and Related Materials (Lyon, 2003).
- 石田夕起, 高橋徹夫, 児島一聡, 奥村元, 荒井和雄, 吉田貞史: 第64回応用物理学会学術講演会(2003).